（报告出品方/作者：平安证券，徐勇）

一、背景及政策：外部环境不确定下，国产化迫在眉睫

外部环境不确定下，国产化迫在眉睫

以半导体为代表的科技产业领域是中美角力关键焦点：年4月，中兴通讯遭遇美国“禁售令”；年5月15日，美国商务部表示，将把华为及70家关联企业列入“实体清单”；年10月4日晚，中芯国际在港交所公告，其部分供应商收到美国出口管制规定的进一步限制。

目前国内半导体需求旺盛，国内供给能力不足：国内半导体行业市场规模快速增长，但需求供给严重不平衡，高度依赖进口，国产核心芯片自给率不足10%。在集成电路领域，进口替代空间广阔。年我国集成电路出口金额为亿美元，进口金额为亿美元。年起集成电路的进口金额连续4年超过原油，成为我国第一大进口商品，从供应链安全和信息安全考虑，芯片国产化迫在眉睫。

减税是主旋律，向先进制程倾斜

国发8号文向先进制程倾斜：国发8号文提出，国家鼓励的集成电路线宽小于28纳米（含），且经营期在15年以上的集成电路生产企业或项目，第一年至第十年免征企业所得税。而在国发4号文中，是对线宽小于0.25微米或投资额超过80亿元且经营15年以上的集成电路生产企业，采取从盈利之日起“五免五减半”的政策，对于国内高端制程企业来说，优惠的力度明显加大。国发8号文还指出，对65nm以下（含）经营15年以上的生产企业采取企业所得税“五免五减半”的政策，对nm以下（含）经营10年以上的企业采取“两免三减半”的政策。对比年减税政策，明显鼓励先进制程并向先进制程倾斜。一方面先进制程及芯片国产化在国家战略地位意义非凡；另一方面，集成电路也是国家高新技术的集中体现。

晶圆制造是重要短板

半导体行业目前主流商业模式有两种：一是集成器件制造模式（IDM模式）。以英特尔、三星、SK海力士为代表，从设计到制造、封测直至进入市场全部覆盖；另一种是垂直分工模式，上游的芯片设计公司（Fabless）负责芯片的设计，设计好的芯片掩膜版图交由中游的晶圆厂（Foundry）进行制造，加工完成的晶圆交由下游的封装测试公司进行切割、封装和测试，每一个环节由专门的公司负责。

生产制造是制约国内集成电路产业发展的最大短板,国产半导体振兴之路道阻且长：国内IC设计能力近十年来有了较大进步,华为海思在通信、安防芯片领域已经达到全球领先水平；IC封测领域国产化最为成功，诞生了长电科技、通富微电等一批领先的封测厂，位列全球第一梯队；但是材料、设备及制造环节与国外领先企业仍然存在不少的差距。

二、市场：景气度上行，资本开支提升明显

市场：年全球晶圆代工产值有望达到亿美金

全球半导体市场规模：年全球半导体销售额为亿美元，同比增长6.8%。其中，集成电路产品市场销售额为亿美元，同比增长8.4%。集成电路市场销售额占到全球半导体市场总值82%的份额。存储器件产品市场销售额为亿美元，同比增长10%，占到全球半导体市场总值的27%；逻辑和模拟产品市场销售额为分别为亿美元和亿美元，占到全球半导体市场总值的30%和15%。

年全球晶圆代工产值有望达到亿美金：根据Trendforce的预测，在芯片市场景气周期的背景下，年全球芯片代工产业市场规模有望达到亿美金，同比增长11%。

供给端：IC设计行业进入“建库存”行情

晶圆代工营收同比领先IC设计库存1个季度同向变动：IC设计行业和晶圆代工营收同比，均存在倒U型周期波动，且在IC设计行业库存周转天数上升或下降的前1个季度，晶圆代工营收同比就会呈现同向变动。

IC设计行业进入“建库存”行情：我们对全球前15大IC设计公司的数据进行综合分析，观察Q3IC设计行业的库存周转天数已经下降到接近健康水平的位置，自Q4开始，IC设计行业进入“建库存”行情。

资本开支：先进制程资本性支出会显著提升

根据IBS的统计，先进制程资本性支出会显著提升。以5nm节点为例，其投资成本高达数亿美金，是14nm的3倍，是28nm的5倍。为了建设5nm产线，年台积电计划全年资本性支出高达亿美元。先进制程不仅需要巨额的建设成本，而且也提高了设计企业的门槛，根据IBS的预测，3nm设计成本将会高达5-15亿美元。

台积电持续上调资本开支：台积电上调年资本开至亿美金（年Q4指引是~亿美金），80%投在3nm/5nm/7nm等先进制程，10%投在先进封装，10%投在成熟制程，未来三年资本开支亿美金。

三、竞争格局：一超多强，大陆先进制程待突破

台积电领先，大陆先进制程稳步前行

台积电年5nm量产，预计在年3nm进行规模化量产：此前代工厂商格罗方德和联华电子均已宣布暂缓10nm以下制程的研发。目前芯片制造的先进制程竞争主要剩下台积电和三星两家。领先厂商通过提前量产获取订单，分摊工厂折旧，进而继续研发下一代工艺，使得后进厂商在先进制程工艺上的投资低于预期回报而放弃竞争，以此扩大市场份额、形成壁垒。未来芯片代工领域马太效应会愈加明显，大陆厂商有望在政策和资金的加持下竞争实力进一步增强。

大陆先进制程稳步前行：第一季度芯国际第一代FinFET进入成熟量产阶段，产品良率达到业界标准，稳步导入NTO，正在实现产品的多样化目标。第二代FinFET项目相比第一代单位面积晶管密度大幅提高，低电压工艺开发进入风险量产。

大陆先进制程营收（28nm及以下）占比有望提升

从各制程营收占比来看：Q1台积电5nm/7nm营收占比达到49%，28nm及以下制程营收占比达到74%；联电28nm及以下制程营收占比达到20%，中国大陆厂商中芯国际和华虹半导体28nm及以下制程营收占比均不到10%。

从制程端来看，大陆企业与台积电等有2~3技术代的差距。本土IC设计公司近年来设计工艺逐渐向90nm以内节点发展。预计国内厂商28nm及以下制程营收占比会稳步提升。

晶圆代工市场一超多强

晶圆代工是典型的寡头垄断型行业，技术、人才、资本缺一不可。年全球市场前五的晶圆代工市占率达90%，全球晶圆代工市场份额绝大部分被中国台湾地区企业台积电所占据，中芯国际中国大陆领先。

晶圆代工技术迭代快，马太效应明显：从企业来看，年台积电以56%的市场占有率处于绝对领先的地位，三星和联电分列第二、第三，大陆厂商中芯国际暂列第五。从制程工艺来看，领先工艺（5nm+7nm）目前占据25%左右的市场份额，主要用于CPU、GPU等超大规模逻辑集成电路的制造。

四、技术演进：FinFET成主流工艺，EUV崭露头角

摩尔定律是重要的经验规律

年英特尔（Intel）创始人之一戈登·摩尔提出，集成电路上可容纳的元器件的数目，约每隔18-24个月便会增加一倍（据Intel公司公布的统计结果，单个芯片上的晶体管数目，从年处理器上的2个，增长到年PentiumII处理器上的7.5百万个，26年内增加了倍。如果按“每两年翻一番”的预测，26年中应包括13个翻番周期，每经过一个周期，芯片上集成的元件数应提高2n倍（0≤n≤12），因此到第13个周期即26年后元件数这与实际的增长倍数倍可以算是相当接近了），性能也将提升一倍，摩尔定律是一种经验规律，但并非自然科学定律，它一定程度揭示了信息技术进步的速度。推动摩尔定律的核心内容是发展更先进的制程，而晶圆代工是其中最重要的环节。

制程是晶体管中源极和漏极之间的距离

制程是晶体管中源极和漏极之间的距离：学术意义上的“制程”，指的是晶体管沟道的宽度（源极和漏极之间的距离），当一个半导体晶体管工作时，通过给栅极通电，原本处于绝缘状态的硅会变得可导通。

制程越先进，晶体管的整体体积也越小：电流（电子）单向地从源极流向漏极，而两者之间的距离（沟道长度）就是我们平时所说的“制程数字”。制程越先进，电子从一极到另一极所流经的距离就越短，晶体管反应就越迅速；同时，晶体管的整体体积也越小，意味着在同样大小的面积内可以集成更多电路。

FinFET工艺是当前市场的主流选择

先进的制程，带来两个好处：1）缩小线宽意味着晶体管可以做得更小、更密集，而且在相同的芯片复杂程度下可使用更小的晶圆，于是成本降低了；2）缩小线宽可以提升工作频率，缩减元件之间的间距之后，晶体管之间的电容也会降低，晶体管的开关频率也得以提升，从而整个芯片的工作频率就上去了。

FinFET成为了半导体器件的主流选择：随着特征尺寸的不断缩小，栅极对于沟道的控制能力减弱，尤其是亚阈值区的漏电流随着栅长（gatelength）减小而快速减小，漏电流成了一个很大的问题。FinFET称为鳍式场效应晶体管（FinField-EffectTransistor），是由美籍华人科学家胡正明教授在年提出来的。其中的Fin在构造上与鱼鳍非常相似，所以称为“鳍式”。在FinFET中沟道不再是二维的而是三维的“鳍”（Fin）形状，而栅极则是三维围绕着Fin，这样就大大增加了栅极对于沟道的控制能力，从而解决了漏电流的问题。而TSMC正式在16nm工艺中使用FinFET。从16／14nm开始，FinFET成为了半导体器件的主流选择。

报告节选：

（本文仅供参考，不代表我们的任何投资建议。如需使用相关信息，请参阅报告原文。）

精选报告来源：。