据悉，台积电预计将于今年下半年宣布2nm芯片的正式量产。该工艺是台积电首次在3nm上使用FinFET技术，与4nm工艺相比较性能增加更是高达30%。

据悉，2nm采用“EUV”光刻工艺制造的晶体管密度可达每平方毫米20亿个以上，相较于3nm的每平方毫米10亿个提升了20%，并将功能损耗大大降低了30%。目前已经有一些应用在5nm上了。台积电的另一项计划是采用3纳米技术打造“FinFET”（绝缘栅晶体管），这种新结构将使晶体管在性能和能效方面都有大幅提升。

不过，由于3nm制程工艺中的光刻和离子注入等技术仍未完全成熟，所以3纳米的研发还需要一定时间。不过，此前有消息称台积电预计今年就能正式发布3nm芯片。这将使其能够实现在4nm和5nm制程工艺中更快、更节能的性能增加。

目前看来，台积电已经具备了2nm芯片的量产能力，所以该公司决定2nm芯片正式量产日期为年，比此前外界预期至少提前了一年。

不过由于此前台积电并未公布2nm芯片量产日期，所以台积电是否能够实现2nm的量产也成为外界

转载请注明:http://www.aideyishus.com/lktp/7621.html