众所周知，麒麟G有亿个晶体管，这比上一代的麒麟足足多出了44亿个，目前手机芯片中最多的处理器。

数学上，纳米是0.米，用标尺实际测量的话可以得知指甲的厚度约为0.米（0.1毫米），也就是说试着把一片指甲的侧面切成10万条线，每条线就约等同于1纳米，如此多的晶体管，是如何安装上芯片的呢？

首先，我们需要明白一个问题，芯片制程指的是什么？

晶体管是一种调节电流或电压的装置，可以开关或放大信号，作为集成电路中的基本元素，集成电路由大量与电路互连的晶体管组成。

Mos管在芯片中放大可以看到像一个“讲台”的三维结构，晶体管是没有电感、电阻这些容易产生热量的器件的。最上面的一层是一个低电阻的电极，通过绝缘体与下面的平台隔开，它一般是采用了P型或N型的多晶硅用作栅极的原材料，下面的绝缘体就是二氧化硅。平台的两侧通过加入杂质就是源极和漏极，它们的位置可以互换，两者之间的距离就是沟道，就是这个距离决定了芯片的特性。

晶体管内部电流从起点Drain端流向终点Source端要经过一道闸门，这个闸门我们就称之为闸极，我们缩小晶体管的最主要目的就是为了要减少耗电量，那么这道闸门长度越短，电流通过时间也就越短。

所以借助缩小闸极长度，电流可以用更短的路径从Drain端到Source端。而这个闸门的宽度就是芯片中所说的纳米单位。

缩减元器件之间的距离之后，晶体管之间的电容也会更低，从而提升它们的开关频率。那么，由于晶体管在切换电子信号时的动态功率消耗与电容成正比，因此，它们才可以在速度更快的同时，做到更加省电。另外，这些更小的晶体管只需要更低的导通电压，而动态功耗又与电压的平方成反比，这时能效也会随之提升，随着晶体管的增加，运算效率也会提高。

另外，组件越小，同一片晶圆可切割出来的芯片就可以更多。即使更小的工艺需要更昂贵的设备，其投资成本也可以被更多的晶片所抵消，最后，芯片体积缩小后，更容易塞入移动设备中（比如手机），满足未来轻薄化的需求。

这也是为什么制程会越来越小的原因，那么这么多晶体管究竟是如何安装上去的？

其实这并非是安装上去的，而是雕刻上去的，我们知道芯片的材料是硅，就好像在一块砖上雕刻出一座楼房一样，晶体管也是在硅片上雕刻出来的。

我们在将硅进行熔炼切割之后就得到了晶圆，而晶圆代工厂会根据芯片设计师设计好的物理版图进行制造。

在进行芯片设计的时候，芯片设计师就会利用EDA工具，对芯片进行布局规划，然后走线、布线，这是芯片产业中最繁复也是最难的工序，设计数十种EDA工具，每种芯片类型的不同所使用的EDA工具也不一样。

芯片制造过程共分为七大生产区域，分别是扩散、光刻、刻蚀、离子注入、薄膜生长、抛光、金属化，光刻和刻蚀是其中最为核心的两个步骤，这也是雕刻晶体管最核心的步骤。

什么是光刻技术呢？光刻就是把芯片制作所需要的线路与功能区做出来。利用光刻机发出的光通过具有图形的光罩对涂有光刻胶的薄片曝光，光刻胶见光后会发生性质变化，从而使光罩上得图形复印到薄片上，从而使薄片具有电子线路图的作用。

我们首先用紫外线透过蒙版照射硅晶圆,被照到的地方就会容易被洗掉,没被照到的地方就保持原样.于是就可以在硅晶圆上面刻出想要的图案.注意,此时还没有加入杂质,依然是一个硅晶圆。

然后我们再通过离子注入，在硅晶圆不同的位置加入不同的杂质,不同杂质根据浓度/位置的不同就组成了场效应管，在真空系统中，用经过加速的、要掺杂的原子的离子照射(注入)固体材料，从而在被注入的区域形成特殊的注入层，并改变这些区域的硅的导电性。经过电场加速后，注入的离子流的速度可以超过30万千米每小时。

这个时候因为有许多光刻出来的地方是为了离子注入，那么这些不需要的东西就要通过刻蚀技术将它们去掉。

这其中还涉及到光刻胶，这里面有一个反复加入、清除光刻胶的过程，我们要知道电路设计图首先通过激光写在光掩模板上，然后光源通过掩模板照射到附有光刻胶的硅片表面，引起曝光区域的光刻胶发生化学效应，再通过显影技术溶解去除曝光区域或未曝光区域，使掩模板上的电路图转移到光刻胶上，最后利用刻蚀技术将图形转移到硅片上。

至此，晶体管已经基本完成。在绝缘材(品红色)上蚀刻出三个孔洞，并填充铜，以便和其它晶体管互连。

然后再通过等离子冲洗、热处理、快速热退、退火、热氧化(制造出二氧化硅,也即场效应管的栅极)、化学气相淀积(CVD进一步精细处理表面的各种物质）、物理气相淀积(PVD)、分子束外延(MBE、果需要长单晶的话就需要这个）、电镀处理、化学/机械表面处理，通过这样一系列的过程，那么芯片就制作完成，最后再进行晶圆检测和切片。

不同的芯片，制作流程也会有不同，所以这只是一个简略的晶体管制造流程。

这是一个Top-downView的SEM照片，可以非常清晰的看见CPU内部的层状结构，越往下线宽越窄，越靠近器件层。

这是CPU的截面视图，可以清晰的看到层状的CPU结构，芯片内部采用的是层级排列方式，这个CPU大概是有10层。其中最下层为器件层，即是MOSFET晶体管。