泰科天润发明的碳化硅沟槽型JFET的制作方法，在离子注入时利用掩模版掩盖沟道侧壁，从而能够防止沟道侧壁因离子注入产生损伤和缺陷，减少栅源、栅漏电容，抑制通过沟道侧壁漏电避免形成不可靠的PN结。

集微网消息，泰科天润是国内首家第三代半导体材料碳化硅器件制造与应用解决方案提供商，主营碳化硅功率器件，包含各种封装形式的碳化硅肖特基二极管、碳化硅MOSFET和碳化硅模块，致力于中国半导体功率器件制造产业的发展，并向全球功率器件消费者提供优质的半导体功率器件产品和专业服务。

当前，电力传输功率器件主要是基于硅材料，经历了30年的发展，硅材料的物理性能已经发掘殆尽。而碳化硅作为半导体界公认的“一种未来的材料”，有着优异的高耐压、低损耗、高导热率等优异性能。

同时，碳化硅具有约10倍于硅的临界电场，同样电压规格的碳化硅器件与硅器件相比较而言，碳化硅器件的漂移层掺杂浓度为硅器件的倍，碳化硅器件的漂移层厚度仅为硅器件的1/10，碳化硅器件的漂移层导通电阻较硅器件约低3个数量级。

因此，碳化硅单极型器件能够适用于V以上的工作条件，碳化硅单极型器件包括肖特基二极管、JFET和MOSFET等。单极型晶体管包括JFET和MOSFET。MOSFET存在着沟道迁移率低和栅氧化物可靠性差的问题。与之相比，JFET不需要栅氧化物，也不存在沟道迁移率降低的问题。

泰克天润早在13年5月20日就申请了一项名为“一种碳化硅沟槽型JFET的制作方法”的发明专利（申请号：.1），申请人为泰科天润半导体科技（北京）有限公司。

根据目前公开的专利，今天将带大家一起来了解一下这项专利技术，首先我们来看看现有技术中存在着哪些问题以及不足吧。

如上图（左）所示，沟槽型JFET的一种制备方法是在通过离子注入形成栅的过程中，不主动对沟道侧壁进行离子注入，采用这样的方式注入的离子束是平行离子束。

但是，由于存在着掩膜对离子束的散射作用以及用于注入的离子束并非绝对地垂直于晶圆表面，离子束往往会不可避免地对沟道侧壁造成不需要的注入，容易引起沟道的损伤和缺陷，使沟道的导通电阻增加。

如上图（右）所示，这种方法的另一个缺点是沟道侧壁靠近源极的附近容易形成不可靠的重掺杂PN结，该不可靠的PN结容易被击穿，从而造成漏电。

采用这种方法的同时，沟道侧壁被注入离子后会带来晶格缺陷、减少沟道宽度，从而使沟道的导通电阻增大。另外，沟道侧壁被离子注入后将使栅极的PN结面积增加，并使栅源电容和栅漏电容增大，导致JFET的开关性能变差。

在了解了现有技术制作JFET的缺陷以后，我们正式进入泰科天润的专利技术，如下图所示。

在N型的SiC衬底上依次外延生长缓冲层、漂移层、沟道层和帽子层，如上图所示，这些层都是第一导电类型。随后在帽子层上淀积一层连续的第一掩膜层，然后用光刻和刻蚀的方法去除部分面积的第一掩膜层，得到掩膜图形。

随后，根据掩膜图形刻蚀沟槽，将形成有掩膜图形的第一掩膜层作为掩膜，将没有被掩膜图形覆盖的帽子层和沟道层刻蚀至漂移层与漂移层之间的界面，形成沟槽和JFET的沟道，并且采用各向同性方法在沟槽底部、沟道侧壁和第一掩膜层上淀积第二掩膜层。

其次，采用各向异性的等离子体法刻蚀去除沟道底部和第一掩膜层上的第二掩膜层，保留沟道侧壁的第二掩膜层，再光刻结终端区域并进行固胶。向沟槽底部暴露的漂移层包括结终端区域进行离子注入，在漂移层中形成离子注入区且在离子注入区注入的离子为与第一导电类型相反的第二导电类型，以使与漂移区形成PN二极管。

接着，去除包括帽子层上的第一掩膜层和沟道侧壁的第二掩膜层的全部剩余掩膜，并进行清洗，在帽子层上、沟道底部和沟道侧壁镀上一层退火保护层，在去除退火保护层后的帽子层上、沟槽底部和沟道侧壁淀积隔离层。

最后，分别在衬底的远离缓冲层的一侧，暴露的帽子层和暴露的离子注入区中形成欧姆接触，使得每一个沟槽中填充绝缘介质至沟槽被填满，并进行平坦化刻蚀，使得第二欧姆接触层露出，然后用光刻和刻蚀的方法去除JFET一端的一个沟槽底部位置处的绝缘介质，使得第四欧姆接触层露出，最后分别在漏极、源极和栅极处淀积互连金属层即可完成。

最后我们再来看看JFET欧姆接触平面示意图，如下图所示：

以上就是泰科天润半导体科技发明的碳化硅沟槽型JFET的制作方法，在离子注入时利用掩模版掩盖沟道侧壁，使得沟道侧壁不被离子注入，从而能够防止沟道侧壁因离子注入产生损伤和缺陷，减少栅的面积减少栅源、栅漏电容，抑制通过沟道侧壁漏电避免形成不可靠的PN结。

关于嘉德

深圳市嘉德知识产权服务有限公司由曾在华为等世界强企业工作多年的知识产权专家、律师、专利代理人组成，熟悉中欧美知识产权法律理论和实务，在全球知识产权申请、布局、诉讼、许可谈判、交易、运营、标准专利协同创造、专利池建设、展会知识产权、跨境电商知识产权、知识产权海关保护等方面拥有丰富的经验。

（校对/holly）