任何芯片的基本组成部分都是晶体管，最近晶体管迎来了75岁生日。今天我们将讨论它的下一个25年。

晶体管本质上是电流开关，施加到其“栅极”的电压会导致电流在“源极”和“漏极”之间的通道中流动。每个晶体管都可以打开或关闭，对应于“1”或“0”。在摩尔定律扩展和CMOS工艺技术改进的推动下，现代计算芯片在数十亿甚至万亿的规模上做到了这一点。

理想的晶体管可以执行以下操作：

1.开启时传导最大电流量。

2.关闭时不允许任何电流流动。

3.尽快切换。

晶体管的三个主要组成部分：“栅极”、“源极”和“漏极”

晶体管简史

年，约翰·巴丁(JohnBardeen)、威廉·肖克利(WilliamShockley)和沃尔特·布拉顿(WalterBrattain)在ATT的贝尔实验室发明了第一批晶体管，称为“平面”晶体管，因为晶体管的所有元件，包括栅极、源极和漏极都位于二维平面上。

许多迭代以来，平面晶体管的开关速度可以通过缩短栅极长度来提高。“拉紧”硅通道也会提高开关速度。为了应变通道，将一层硅放置在一层硅锗(SiGe)上。由于硅层中的原子与SiGe层对齐，这导致硅原子之间的连接拉伸，从而使沟道应变。在这种配置中，硅原子距离更远，干扰电子运动的原子力减少。在应变通道中，电子迁移率（即电子在被电场牵引时的移动速度）提高了70%，从而使晶体管开关速度提高了35%。

允许继续缩放的进一步发展是“高K/金属”门的开发。在45nm节点，栅极电介质开始失去其绝缘（介电）质量并表现出过多的泄漏电流（即当晶体管处于关断状态时，大量电流会流过晶体管）。

栅极电介质是一个非常薄的绝缘层，通常由二氧化硅制成，位于晶体管的金属栅电极和电流流过的通道之间。英特尔在其45纳米工艺（年）中取得重大突破，采用铪基介电层和由替代金属材料组成的栅电极。三年后，该行业的其他公司也纷纷效仿。由此产生的组合产生了“高介电常数”或“高K”栅极。

随着晶体管尺寸的不断减小，源极和漏极之间的空间减小到栅极失去适当控制沟道中电流流动的能力的程度。正因为如此，平面晶体管表现出明显的“短沟道”效应，尤其是在28nm节点以下，漏电流过大。

为了应对这一挑战，业界转向“3D”晶体管，即FinFET。在FinFET中，栅极在硅鳍的三个侧面环绕沟道，而不是像平面晶体管那样仅在顶部环绕。这样可以更好地控制流过晶体管的电流；FinFET晶体管的开关时间明显快于平面晶体管。在年代初期，英特尔开始生产22纳米节点的FinFET，而台积电等代工厂在3年后开始生产16纳米节点的FinFET。

由于可以制造多薄/多高的鳍片以及可以并排放置多少鳍片的限制，晶体管的另一种发展目前正在行业中进行。这些下一代晶体管被称为“Gate-All-Around”晶体管，或GAAFET。GAAFET使用堆叠的水平“纳米片”，因此栅极在所有4个侧面都围绕着通道。这进一步增加了晶体管的驱动电流和整体性能。每个纳米片的宽度以及每个晶体管中的纳米片数量都可以变化，从而允许定制设计。

年，三星开始在其3nm工艺中使用GAA。由于良率问题，三星3nmGAP的大批量芯片有望在年实现量产。英特尔的20A工艺节点路线图上有GAA，该工艺节点将于年制造就绪，产品将于年批量出货。台积电的N2有GAA年或年的工艺节点。这些生产年份是目标，我们认为，这些参与者中至少有2个可能会进一步延迟。

除了最初的GAA工艺之外，还包括转向forksheet或3D互补FET(CFET)，其中n和p通道移动得更近或垂直堆叠。

为了继续超越2nm的路线图，向Gate-All-Around的过渡也将需要用于纳米片的新晶体管通道材料。这是因为硅和锗等块状材料中的电子迁移率显著下降5nm。随着我们深入到纳米尺度，原子效应不再被忽视。也许应对这些挑战的最佳材料系列是二维材料.。

二维材料

二维材料是由单层原子组成的结晶固体。最著名的二维材料是石墨烯，它是一种碳的同素异形体，由排列在六边形晶格中的单层原子组成。但是，需要注意的是石墨烯没有带隙。

半导体由它们的带隙定义：将卡在价带中的电子激发到它可以导电的导带所需的能量。带隙需要足够大，以便晶体管的开和关状态之间有明显的对比，这样它就可以在不产生错误的情况下处理信息。尽管具有高电子迁移率，但没有带隙，石墨烯不能用作半导体材料。尽管石墨烯在掺杂时具有带隙，但掺杂的石墨烯不允许足够低的关断电流或足够高的导通电流。

MoS用于下一代纳米片的最有前途的二维材料来自“过渡金属二硫化物”或“TMD”子系列。来自该组的材料包括二硫化钼(MoS2），TMDs具有5nm通道厚度所需的带隙+迁移率组合。

虽然碳纳米管（CNT，一种一维材料）也受到

转载请注明:http://www.aideyishus.com/lkjg/3793.html