鳍式场效应晶体管FinFET曾将半导体带入全新世界。它失效之后，谁将接过摩尔定律的接力棒？

韩国芯片制造商三星电子计划在年底投入生产3纳米半导体工艺时，率先采用一种新型晶体管，使摩尔定律再延续10年。

上次对晶体管结构的重大改变投入生产还是十多年前。FinFET晶体管出现的时候，平面晶体管结构已经为半导体领域服务了几十年，达到了物理极限。问题在于该晶体管的栅具有相对简单的结构，即在源极和漏极之间薄薄的沟道上放置一个电极，起到静电阀的作用。电压施加在栅上时产生的电场控制电子能否通过通道，决定晶体管是否打开。

本世纪初期，芯片制造商成功地超越了摩尔定律关于栅长的一些预期。65nm节点的栅长缩短至30nm，可以快速切换，但漏电（leakage）问题很大。载流子不仅很容易穿过所谓的绝缘栅，从漏极产生的电场线也到达了源极区域。这使得电流在晶体管应该完全关闭时仍在流动。几十年以来，栅长的进一步缩小陷入困境，以至于芯片制造商冒着耗尽空间的风险来放置连接晶体管所需的导电触点。

从22nm开始，芯片制造商开始转向FinFET。与平面晶体管相比，FinFET器件改进了对沟道的控制，从而减小了短沟道效应。平面晶体管的栅极位于沟道的正上方，而FinFET器件的栅极则是三面包围着沟道，能从两边来对沟道进行静电控制。这种设计可以大幅改善电路控制并减少漏电流，也可以大幅缩短晶体管的栅长。

但如今，FinFET也遇到了与十年前平面晶体管类似的问题：只从三面包围栅极仍然会留下一些沟道漏电的机会。下一步是将沟道完全提升到硅表面之上，这样剩下的一面也能包上。

去年春天，IBM在其位于美国纽约州奥尔巴尼的研究中心推出了第一款2纳米制程芯片。

虽然全环绕栅极晶体管（gateall-around，GAA）有多种可能的结构，但像三星这样的制造商却青睐纳米片（nanosheet）设计，这是IBM和法国研究机构CEA-Leti15年前提出的一种结构。它涉及一些颇具挑战性的步骤，但优点是可以重用FinFET的许多步骤。这种设计最后得到的不仅仅是一个封闭的沟道，还有若干相互堆叠的沟道：这是一种进一步改进环绕栅极控制的方法。在原来硅鳍的位置，有一个硅和硅-锗层组成的三明治结构。硅-锗层被用作牺牲层，因为它为化学蚀刻提供了一个容易的目标，化学刻蚀剂会将这些层腐蚀掉。

纳米片的水平波形系数（formfactor）提供了一种调整晶体管大小的简单方法。FinFET的一个主要问题是：在大多数情况下，晶体管中的单个鳍片很少提供足够的电流用于电路，多个鳍片必须并行使用，因此有效宽度以较大的步幅往上增加。三星电子负责设计的副总裁TaejoongSong在今年2月的国际固态电路会议上表示，他的团队利用了绘制不同宽度的纳米薄片的能力，创造出了比FinFET密度更大、更可靠的存储单元。

进一步的提升将以能源效率的形式出现。芯片制造商将利用改进的栅极控制来降低电源电压。由于有功功率消耗与电源电压的平方成正比，所以此处可以节省大量的功耗。

国际器件和系统路线图（IRDS）是一个跟踪半导体技术超过20年并为芯片制造商提供指导数据的组织。该组织预计，少数仍能制造顶尖芯片的制造商将在本世纪二十年代中期过渡到纳米薄片结构。但他们的步伐并不一致。

台积电预计，其竞品工艺的首次生产将在今年年底完成，但该公司仍然选择继续使用FinFET，并表示与之前的N5或5nm工艺相比，该工艺仍可将密度提高70%；而纳米薄片工艺将于年左右在N2或2nm制程中亮相。

虽然纳米薄片有利于晶体管尺寸的进一步缩小，但它带来的改进远没有过去那么引人注目。IRDS估计，到年，1nm将是硅基晶体管栅长缩小的极限，仅比3nm纳米片工艺的可实现尺寸减少25%。此外，它们能变多窄也是有限制的。然而，IRDS仍然根据摩尔定律预测，至少到年，晶体管密度将会翻倍。现在，晶体管的进一步缩小更多地与其布局和连接方式有关，而不是那些设备的尺寸。

对于IRDS主席PaoloGargini来说，行业为进一步缩小栅长所做的改变标志着戈登·摩尔在45年前所说的话仍然有效。「如果你回到年的演讲，他说，对晶体管尺寸缩小的最大贡献将来自他所谓的『电路和系统智能』，这是我们在未来十年将做的事情，」Gargini说。用今天的话来说，摩尔的预言可以被重新表述为「晶体管将进化为灵巧的拓扑3D晶体管」。

对晶体管布局和连接的强烈

转载请注明:http://www.aideyishus.com/lkzp/6424.html