CMOS门电路由PMOS场效应管和NMOS场效应管以对称互补的形式组成，本文先介绍MOS管，然后再介绍由CMOS组成的门电路。MOS英文全称MetalOxideSemiconductor，中文全称是金属-氧化物-半导体场效应晶体管，属于一种电压控制型器件，正如其名，由金属(M)，氧化物(O)和半导体(S)构成，和三极管一样，既可以用来放大电路，也可以当作开关使用，MOS管基本原理和制造流程，这里不再详细介绍，有兴趣可以看看以前的文章。MOS管可分为耗尽型和增强型，每种类型又分为P沟道和N沟道。增强型MOS管，栅极与衬底之间不加电压时，栅极下面没有沟道存在，耗尽型，栅极与衬底之间不加电压时，栅极下面已有沟道存在。MOS管的图形符号如下，一般用增强型MOS管用于门电路分析。MOS管图形符号增强型MOS管有P沟道和N沟道两种，其结构原理基本类似，主要区别在于沉底和载流子不同，下面以N沟道增强型MOS管为例简单介绍下，其结构如下所示:增强型NMOS管的结构增强型NMOS管是以P型掺杂硅片为衬底，然后制作两个N型掺杂的区域，再制作一层电介质绝缘层，在两个N型掺杂的区域用金属导线连出，分别称为源极(source)和漏极(drain)，在两极中间的绝缘层上制作金属导电层，然后用导向连出称为栅极(gate)，衬底一般也用导线连出和源极连接在一起。增强型MOS管需要在栅极加合适的电压才能工作，下面说明其工作原理：增强型NMOS管工作原理电源E1通过R1加到场效应管D,S极，电源E2通过开关S加到G,S极。当开关S断开时，栅极无电压，由于衬底是P型，多数载流子是空穴；源，漏极是N型掺杂，多数载流子是电子，熟悉PN节的读者可以很快看出来，源极和漏极之间有两个背靠背的PN节，即使源，漏极加上电压，总有一个PN节处于反偏状态，源漏极之间没有导电沟道，所以电流为0；当开关S闭合，场效应管栅极获得正电压，上面会带有正电荷，它产生的电场穿过电介质，将P衬底中的电子吸引过来并聚集，从而在两个都是N型掺杂的源漏极之间出现导电沟道，由于此时漏源之间加上的是正向电压，于是就会有电流从漏极流入，再经过导电沟道从S极流出，一般把形成沟道时的栅源极电压称为开启电压，用Vt表示，也即是图中E2电压。如果改变E2电压大小，栅极下面的电场大小随之变化，吸引过来的电子数量也会发生变化，两个N区之间沟道宽度就会随之变化，通过的漏源极的电流大小就会发生变化。E2电压越高，沟道就会越宽，电流就会越大。增强型MOS管的特点如下：G,S极之间未加电压时，D,S极之间没有沟道，电流为0；G,S极之间加上开启电压后，D,S极之间有沟道形成，D,S极之间有电流为分析方便，可以认为当NMOS管，G极为高电平时导通，为低电平时截止；对于PMOS则相反，G极为低电平时导通，高电平时截止。上面介绍了PMOS和NMOS基本概念，接下来介绍CMOS构成的逻辑门电路。首先是CMOS非门电路，也叫反相器，结构图如下：

CMOS非门电路

VT1是PMOS管，VT2是NMOS管，电源输入端A分别与MOS管的G极连接，电路的输出端分别与MOS管的D极相连，PMOS的S极接电源VDD，NMOS管的S极接地。CMOS反相器的工作原理如下：

当A端为高电平时，VT1PMOS管截止，VT2NMOS管导通，Y端输出为低电平，也即A=1，Y=0；

当A端为低电平时，VT2NMOS管截止，VT1PMOS管导通，Y端输出为高电平，也即A=0，Y=1。

综上所述，CMOS非门的输出端与输出端之间电平总是相反，实际上，不管输入端为高电平还是低电平，VT1和VT2始终有一个处于截止状态，电源与地之间基本无电流通过，因此CMOS非门电路的功耗很低。

非门真值表

然后介绍与非门，其电路结构图如下：VT1，VT2为PMOS管，VT3，VT4为NMOS管。

CMOS与非门CMOS与非门工作原理如下：当A，B端均为高电平时，VT1PMOS，VT2PMOS截止，VT3NMOS，VT4NMOS导通，Y端为低电平，即A=1，B=1时，Y=0；当A，B端均为低电平时，VT1PMOS，VT2PMOS导通，VT3NMOS，VT4NMOS截止，Y端为高电平，即A=0，B=0时，Y=1;当A端为低电平，B端为高电平时，A端低电平使VT2PMOS导通，VT3NMOS截止，B端高电平使VT1PMOS截止，VT4NMOS导通，所以Y端输出高电平，即A=0，B=1时，Y=1;同理，当A端为高电平，B端为低电平时，输出端Y=1。从上面分析可知，当输入端均为高电平时，输出端为0，只要有一个输入端为低电平，输出端就为1，满足或非的逻辑。与非门真值表最后是CMOS或非门，其电路结构图如下：其中VT1，VT2为PMOS，VT3，VT4是NMOS。CMOS或非门CMOS或非门电路工作原理如下：当A，B端均为高电平时，VT1PMOS，VT2PMOS截止，VT3NMOS，VT4NMOS导通，Y端为低电平，也即A=1，B=1时，Y=0；当A，B端均为低电平时，VT1PMOS，VT2PMOS导通，VT3NMOS，VT4NMOS截止，Y端为高电平，也即A=0，B=0时，Y=1；当A端为低电平，B端为高电平时，A端低电平使VT1导通，VT3截止，B端高电平使VT2截止，VT4导通，由于VT2截止，VT4导通，Y端输出低电平，也即A=0，B=1时，Y=0；同理：A端为高电平，B端为低电平时，输出端Y为0。综上所述，当A，B均为低电平时，输出端才是1，满足与非门逻辑。或非门真值表CMOS门电路静态功耗低，抗干扰能力强，开关速度高，工作稳定可靠，适用于逻辑电路设计，应用非常广泛。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第期内容，欢迎

转载请注明:http://www.aideyishus.com/lkcf/697.html