QuantumChemistrySociety

用于制做碳纳米芯片--新的栅极电介质工艺

Newgatedielectricprocess

简述

上图是位于栅极（gate）和晶体管沟道地域之间的一层绝缘层。

当晶体管在逻辑电路中充任开关时，栅极上的电压会在沟道地域造成电场，进而割断电流的固定，把持下方沟道的导通和关断。

PART01

保守工艺

最先，这一绝缘层由二氧化硅造成。但跟着硅晶体管尺寸的继续减少，绝缘层也不得稳定得越来越薄，以便用更少的电压来把持电流，低落能耗。

这时分，二氧化硅就不再合用了：绝缘层太薄，那末由于量子力学的隧穿效应，实践就任何电荷都能穿透它，造成能量挥霍。

因而，半导体范畴的探索人员搬出了一种具备较高介电常数（即高k）的介质材料——二氧化铪。介电常数高，也就象征着更厚的二氧化铪层，就可以实行更薄的二氧化硅层的本能。

碳纳米管晶体管上同样采取了二氧化铪栅极电介质。

但新的题目涌现了：堆积高k电介质的办法是原子层堆积。这一办法须要一个“肇始点”，在硅中，便是表面当然造成的薄薄氧化层。碳纳米管不会当然造成氧化层啊，这就致使它并不能为堆积供给“肇始点”。纳米管的缺点却是能够造成堆积点，但这又会束缚其导电能耐。

PART02

研新工艺

书反正传，来看看这项新探索提议的处理计划：在碳纳米管和二氧化铪之间参预一此中心k介质。

详细而言，依据台积电MatthiasPasstlack和加州大学圣地亚哥分校AndrewKummel讲解的探索，是将二氧化铪和氧化铝相聚集。

个中，氧化铝采取加州大学圣地亚哥分校创造的纳米雾（nanofog）技艺制备。氧化铝会像水蒸气凝聚成雾同样，凝聚成簇，遮蔽在纳米管表面，以氧化铝界面为根基，二氧化铪原子层堆积的历程就可以开展了。

PART03

更多挑战

碳纳米管庖代硅，再有多远？

当然，把持题目只是可是一方面。

想要让碳纳米管芯片真实具备与硅基芯片一战的能耐，再有很多亟待处理的挑战。

譬如怎么制备超高半导体纯度、顺排、高密度、大面积平均的碳纳米管阵列。譬如怎么对碳纳米管举行搀杂以增多栅极双侧的载流子数目……

不过比年以来，也继续有好音讯传出。北京大学彭练矛院士团队，本年5月份就在Science上发文，进展了一套能够制备罗列碳纳米管的技艺，罗列密度抵达每微米-根。

客岁，MIT探索团队发表寰球首款碳纳米管通用谋略芯片，哄骗高出个晶体管，而且碳纳米管产率为%。也便是说，个晶体管每个都有用，没有一个报废。

QuantumChemistrySociety

申明：

转载请注明:http://www.aideyishus.com/lkcf/961.html