日前，Chip期刊在江苏无锡举办的芯片大会·前沿科学论坛首次发布了“中国芯片科学十大进展”。这十大进展不但代表了国内相关领域的最高水平，也几乎涵盖了目前国际上芯片技术研究的前沿。在摩尔定律即将到达极限的当下，研究人员正试图以不同方式取得新的突破，为后摩尔时代探路。比如采用石墨烯薄膜等新材料，让晶体管尺寸突破1纳米以下，或者借助光子芯片迈向“量子优越性”，构建可控、实用、经济的量子系统；又或者是在范式上寻求突破，模拟人脑中神经元网络的工作方式，开发适合神经拟态计算的芯片。在用途上，这10大进展中既有用于通用计算的芯片技术，也有用于训练AI的智能计算芯片，以及特种用途的储能芯片。总体上来看，我国芯片技术在前沿领域的科研处于百花齐放、多点突破的状态，这些都为早日突破科技封锁，实现高端芯片的完全自主打下坚实基础。而在芯片产业上，我国企业正逐步掌握成熟制程芯片的完整产业链，并向先进制程发起冲击。在存储芯片领域，国内相关企业也迎来了千载难逢的战略机遇，以及亿元的潜在大市场。

活跃的科研创新、不断提高的芯片制造工艺和全球最大的芯片市场相结合，将在不远的将来重塑世界芯片市场的格局。下面，让我们先看看来自年的中国芯片科学10大进展。

1、首次实现亚纳米栅极长度晶体管

借助石墨烯薄膜，清华大学集成电路学院教授任天令团队实现世界栅极长度最小的晶体管，仅约三分之一纳米，大约相当于单层碳原子厚度。这项研究助推摩尔定律发展到亚1纳米级别，并极有可能成为该定律的最后一个节点，同时为二维薄膜在未来集成电路的应用提供了参考依据。

近年来，随着晶体管的物理尺寸进入纳米尺度，电子迁移率降低、漏电流增大、静态功耗增大等短沟道效应越来越严重，新结构和新材料的开发迫在眉睫。年，美国劳伦斯·伯克利国家实验室和斯坦福大学研制了基于金属性碳纳米管材料实现了物理栅长为1纳米的平面硫化钼晶体管。

为进一步突破1纳米以下栅长晶体管的瓶颈，任天令研究团队利用石墨烯薄膜超薄的单原子层厚度和优异的导电性能作为栅极，通过石墨烯侧向电场控制垂直的二硫化钼沟道的开关，使等效的物理栅长度降为0.34纳米，然后通过在石墨烯表面沉积金属铝并使其自然氧化，完成了对石墨烯垂直方向电场的屏蔽。此后，科研人员使用原子层沉积的二氧化铪作为栅极介质、化学气相沉积的单层二维二硫化钼作为沟道，最终完成了具有亚1纳米栅极长度的晶体管。相较于体硅材料，单层二维二硫化钼具有更大的有效电子质量和更低的介电常数。在亚1纳米物理栅长的控制下，晶体管能有效开启、关闭，其关态电流在pA量级。

成果原文：VerticalMoS?transistorswithsub-1-nmgatelengths.

2、基于三维阻变存储器存内计算宏芯片

中科院微电子研究所刘明院士、张锋研究员和北京理工大学王兴华副教授团队合作研发了一款基于三维阻变存储器的存内计算宏芯片。通过将多值自选通三维垂直阻变存储器和抗漂移多位模拟输入权值乘法方案相结合，实现了高密度计算。

随着芯片制造工艺的不断进步，工艺制程已经接近物理极限。而深度神经网络的发展使得计算量和参数量呈指数级增长，因此，阻变存储器在大规模神经网络中的应用面临多个挑战。例如，卷积神经网络权值数量的不断增加导致阻变存储器的面积开销越来越大；在多值大规模阻变存储器阵列中，当参与乘累加计算的阻变单元数量很大时，由于阻变单元电导漂移而引起的误差累积更加严重；另外，三维阻变存储器阵列由于制造工艺难度更大，使得阻变单元与电路协同设计实现困难。

为了解决上述问题，微电子研究所重点实验室刘明院士团队研发了一款基于三维阻变存储器的存内计算宏芯片。科研人员将多值自选通（Multi-levelself-selective，MLSS）三维垂直阻变存储器与抗漂移多位模拟输入权值乘（ADINWM）方案相结合，实现了高密度计算。在抗漂移多位模拟输入权值乘方案基础上，提出了电流幅值离散整形（CADS）电路，用于增加读出电流的感知容限（SM），以实现后续精确的模拟乘法计算。这样解决了由于三维阻变存储器阵列单元电导波动引起的在传统并行字线输入原位乘累加方案下不可恢复的读出电流失真问题。此外，采用nA级操作电流的三维垂直阻变存储器阵列，降低了系统功耗。同时引入具有栅预充电开关跟随器（GPSF）的模拟乘法器与直接小电流模数转换器降低延时。在输入、权重和输出数据分别为8位、9位和22位的情况下，位密度为58.2bit/μm2，能效为8.32TOPS/W。与传统方法相比，该芯片提供了更准确的大脑MRI边缘检测和更高的CIFAR–10数据集推理精度。该成果于年7月26日发表在《自然?电子》（NatureElectronics）杂志上。

成果原文：A

转载请注明:http://www.aideyishus.com/lkyy/7377.html