绝缘栅

华林科纳半导体工艺半绝缘基板上的碳

发布时间:2022/12/30 9:39:31   

书籍:《华林科纳-半导体工艺》

文章:半绝缘基板上的碳化硅双极集成电路

编号:JFKJ-21-

作者:华林科纳

介绍

由于其宽带隙,碳化硅对于恶劣环境中的应用,尤其是高温应用很有吸引力。4H-SiC中的本征载流子浓度在室温下约为10-8cm-3,在℃下仅为2xcm-3。即使在高温下,碳化硅中的热产生电流也可以忽略不计,碳化硅的固有温度在℃以上。因此,碳化硅器件的上限温度受到相关冶金或电介质稳定性的限制,而不是半导体的限制。最严重的限制之一是金属氧化物半导体器件中的二氧化硅栅极绝缘体,它将金属氧化物半导体器件的最高工作温度限制在℃左右。对于℃以上的应用,需要双极器件。在这项工作中,我们报告了第二代双极集成电路在4H-碳化硅中的性能。这些电路适合智能电源、航空航天、汽车和测井应用中的小规模集成应用。

为了提高性能,我们根据仔细的电路模拟,优化了基本TTL栅极中各种电阻和晶体管的参数值。最初的设计侧重于在一个电源电压范围内实现足够的静态噪声容限,而新设计特别注重降低开关延迟。这些变化包括减小基本栅极中大多数晶体管的尺寸,以及在半绝缘衬底上制造该结构以减少寄生效应。

实验

从半绝缘衬底开始,我们形成掺杂1xcm-3的1mn+子集电极,随后是掺杂8xcm-3的0.54mn-集电极、掺杂1xcm-3的1.1mp型基极层和掺杂1.2xcm-3的0.65mn+发射极.发射极、基极和副集电极在SF6通过反应离子蚀刻形成图案,基极欧姆接触的p+区通过铝注入形成,并在石墨帽下于1℃退火。第一层电介质通过热氧化生长,欧姆接触金属(镍用于ntype,钛/铝用于p型)被沉积并在真空中于℃退火。在低温(LTO)下沉积第一中间电介质,溅射钛/铝顶部金属1并通过剥离限定,通过LTO沉积第二中间电介质,溅射钛/金顶部金属2并构图,完成器件。

结果和讨论

制作的电路包括扇出为1和10的基本逻辑门、11级环形振荡器、D触发器和半加法器。所有电路功能齐全。在室温下扇出为10的情况下,随着VCC从15伏上升到20伏,VOH/体积/输出电压从(8.2/0.95/7.25伏)上升到(12.8/1.73/11.1伏)。在VCC=20伏时,扇出为10的输出电平、逻辑摆幅和噪声容限如下表所示。我们注意到,SiCTTL电路需要比硅更高的VCC(与5V相比约为15V),因为宽带隙材料中的正向二极管压降更高。

11级环形振荡器在VCC=20伏时呈现13.0和0.4伏(12.6伏逻辑摆幅)的高逻辑电平和低逻辑电平,在23℃时的级延迟为9.8纳秒,在℃时增加到11.7纳秒。这比我们的第一批电路低一个数量级的级延迟,与标准硅TTL逻辑系列相当。这些结果证明了碳化硅双极集成电路在高温下用于小规模数字逻辑应用的潜力。



转载请注明:http://www.aideyishus.com/lkyy/2673.html
------分隔线----------------------------